Eletrónica Digital · 2.º ano (indicativo)

Linguagens de descrição de hardware (VHDL e Verilog)

Capítulo de Eletrónica Digital com 0 artigos publicados de 35 temas previstos no plano. Os artigos serão publicados aos poucos, depois de escritos e revistos.

Temas deste capítulo

Plano editorial: 35 temas. Só os que têm ligação já estão escritos e publicados.

  1. O que é a linguagem de descrição de hardware (HDL)?
  2. O que é o VHDL?
  3. O que é o Verilog?
  4. O que é o SystemVerilog?
  5. O que é a entidade e a arquitetura em VHDL?
  6. O que são os tipos de dados em VHDL?
  7. O que são os processos em VHDL?
  8. O que é a descrição estrutural, comportamental e fluxo de dados?
  9. O que é o testbench?
  10. O que é a simulação com ModelSim?
  11. O que é a síntese com Vivado e Quartus?
  12. O que é o módulo em Verilog?
  13. O que são os always blocks?
  14. O que são as atribuições bloqueantes e não bloqueantes?
  15. O que é a máquina de estados em VHDL?
  16. O que é o contador em VHDL?
  17. O que é o somador em VHDL?
  18. O que é a ALU em VHDL?
  19. O que é o PWM em VHDL?
  20. O que é o UART em VHDL?
  21. O que é a restrição de temporização (constraints)?
  22. O que são os kits de desenvolvimento (Basys3, DE10-Lite)?
  23. O que é o FPGA de código aberto (iCE40, Yosys)?
  24. O que é o Chisel e o HLS?
  25. Como escrever o primeiro programa em VHDL?
  26. Como escrever um somador em VHDL?
  27. Como escrever um contador em Verilog?
  28. Como escrever um testbench?
  29. Como implementar um projeto numa placa FPGA?
  30. Qual é a diferença entre o VHDL e o Verilog?
  31. Qual é a diferença entre a síntese e a simulação?
  32. Qual é a diferença entre uma atribuição bloqueante e uma atribuição não bloqueante?
  33. Exercícios resolvidos de VHDL
  34. Exercícios resolvidos de Verilog
  35. Quais são os erros mais comuns em VHDL e Verilog?

← Todos os artigos de Eletrónica Digital